

日本国特許庁
JAPAN PATENT OFFICE

J1050 U.S. PTO
09/940850
08/29/01

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日
Date of Application:

2000年 9月 7日

出願番号
Application Number:

特願2000-270925


出願人
Applicant(s):

沖電気工業株式会社

2001年 8月 3日

特許庁長官
Commissioner,
Japan Patent Office

及川耕造



出証番号 出証特2001-3068195

【書類名】 特許願

【整理番号】 SA003564

【あて先】 特許庁長官殿

【国際特許分類】 G06F 9/46

【発明者】

【住所又は居所】 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会
社内

【氏名】 内海 功朗

【特許出願人】

【識別番号】 000000295

【氏名又は名称】 沖電気工業株式会社

【代理人】

【識別番号】 100082050

【弁理士】

【氏名又は名称】 佐藤 幸男

【手数料の表示】

【予納台帳番号】 058104

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9100477

【ブルーフの要否】 要

【書類名】 明細書

【発明の名称】 タスクプログラム制御システム

【特許請求の範囲】

【請求項1】 複数のタスクの優先度と優先度別順位とを示す情報を記憶する記憶回路と、

前記記憶回路より、最も優先度の高いタスクの優先度を読み出す優先度読出回路と、

前記優先度読出回路で読み出した優先度の優先度別順位データを読み出す順位読出回路と、

前記優先度読出回路の値を保持する優先度レジスタと、

前記優先度読出回路で読み出した優先度内の順位の値を保持する順位レジスタと、

前記順位読出回路で読み出した優先度別順位データのうち、最も高い順位の値を前記順位レジスタに設定すると共に、当該順位レジスタの値が読み出された場合、そのタイミングで、当該読み出された値が、次に読み出す場合に最も低い順位となるよう設定する優先度別順位制御回路と、

前記優先度レジスタおよび順位レジスタの値を、次に実行するタスクのアドレスとして読み出し、そのタスクを実行し、実行後は当該タスクが有するタスク自身を継続するか中止するかの値に基づき前記記憶回路の情報の更新を行うタスク実行手段とを備えたことを特徴とするタスクプログラム制御システム。

【請求項2】 請求項1に記載のタスクプログラム制御システムにおいて、

任意のタスクのアドレスが優先度レジスタおよび順位レジスタから読み出された場合、記憶回路の当該タスクに該当する情報をクリアするよう構成したことを特徴とするタスクプログラム制御システム。

【請求項3】 請求項1または2に記載のタスクプログラム制御システムにおいて、

タスク実行手段からのリードアクセスの値をカウントするカウンタと、

特定の優先度に対応した所定値を有し、前記カウンタのカウント値が当該所定値を超えた場合に前記カウント値を出力するマスク回路と、

前記マスク回路からカウント値が出力された場合は、記憶回路より前記特定の優先度以下の優先度のうち最も優先度の高いタスクの優先度を読み出す特定優先度読み出回路とを備えたことを特徴とするタスクプログラム制御システム。

【請求項4】 請求項1～3のいずれかに記載のタスクプログラム制御システムにおいて、

任意のタスクに対応したプログラムアドレスとデータアドレスとを示すプログラムテーブルとデータテーブルとを用意し、

タスク実行手段は、優先度レジスタおよび順位レジスタから任意のタスクのアドレスを読み出した場合は、前記プログラムテーブルとデータテーブルのアドレスに基づき、該当するタスクプログラムを実行し、かつ、データをアクセスするよう構成されたことを特徴とするタスクプログラム制御システム。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、例えばネットワークプロセッサにおけるプログラム制御を行うタスクプログラム制御システムに関するものである。

【0002】

【従来の技術】

従来、ハードウェアで行われていたネットワーク制御の処理をソフトウェアで行うネットワークプロセッサには、例えば、Lebel One(TM) IXP1200 Network Processor DataSheetに示されている技術があった。このネットワークを処理するプロセッサでは、四つのスレッド毎にレジスタバンクを持っているので、コンテキストの切替えはレジスタバンクの切替えで可能となる。但し、この構成ではレジスタバンクが4段しかないため、4より多いスレッドが実行される場合、コンテキストの退避が必要となり、多数のタスクを制御するのは困難である。

【0003】

また、コンテキストスイッチではなく、タスクを分割しポーリングすることによって、タスクのコンテキストスイッチのサイクル数を削減する方法として、例えば、特開平10-63517号公報「リアルタイム情報処理およびその装置」

に示されている方法があった。

【0004】

【発明が解決しようとする課題】

しかしながら、上記レジスタバンクによる切替えの方法は、特化したプロセッサによる方法であり、汎用プロセッサではできない。また、レジスタバンクが四つのスレッドに対応しているため、4よりも数多いタスクを並列に実行すると、再びコンテキストの退避、回復の問題が発生する。

また、特開平10-63517号公報に開示されている方法では、ポーリングのためにタスクを一定時間内に1回起動しなければならない、といった無駄なポーリング処理が必要となることや、タスクを分割しなければならないという問題点があった。

【0005】

【課題を解決するための手段】

本発明は、前述の課題を解決するため次の構成を採用する。

〈構成1〉

複数のタスクの優先度と優先度別順位とを示す情報を記憶する記憶回路と、記憶回路より、最も優先度の高いタスクの優先度を読み出す優先度読出回路と、優先度読出回路で読み出した優先度の優先度別順位データを読み出す順位読出回路と、優先度読出回路の値を保持する優先度レジスタと、優先度読出回路で読み出した優先度内の順位の値を保持する順位レジスタと、順位読出回路で読み出した優先度別順位データのうち、最も高い順位の値を順位レジスタに設定すると共に、順位レジスタの値が読み出された場合、そのタイミングで、読み出された値が、次に読み出す場合に最も低い順位となるよう設定する優先度別順位制御回路と、優先度レジスタおよび順位レジスタの値を、次に実行するタスクのアドレスとして読み出し、そのタスクを実行し、実行後はタスクが有するタスク自身を継続するか中止するかの値に基づき記憶回路の情報の更新を行うタスク実行手段とを備えたことを特徴とするタスクプログラム制御システム。

【0006】

〈構成2〉

構成1に記載のタスクプログラム制御システムにおいて、任意のタスクのアドレスが優先度レジスタおよび順位レジスタから読み出された場合、記憶回路のそのタスクに該当する情報をクリアするよう構成したことを特徴とするタスクプログラム制御システム。

【0007】

〈構成3〉

構成1または2に記載のタスクプログラム制御システムにおいて、タスク実行手段からのリードアクセスの値をカウントするカウンタと、特定の優先度に対応した所定値を有し、カウンタのカウント値が所定値を超えた場合にカウント値を出力するマスク回路と、マスク回路からカウント値が出力された場合は、記憶回路より特定の優先度以下の優先度のうち最も優先度の高いタスクの優先度を読み出す特定優先度読出回路とを備えたことを特徴とするタスクプログラム制御システム。

【0008】

〈構成4〉

構成1～3のいずれかに記載のタスクプログラム制御システムにおいて、任意のタスクに対応したプログラムアドレスとデータアドレスとを示すプログラムテーブルとデータテーブルとを用意し、タスク実行手段は、優先度レジスタおよび順位レジスタから任意のタスクのアドレスを読み出した場合は、プログラムテーブルとデータテーブルのアドレスに基づき、該当するタスクプログラムを実行し、かつ、データをアクセスするよう構成されたことを特徴とするタスクプログラム制御システム。

【0009】

【発明の実施の形態】

以下、本発明の実施の形態を具体例を用いて詳細に説明する。

本発明は、コンテキストスイッチのサイクル数を削減するための、状態遷移で制御されたタスクプログラムに対して高速にタスクを切替えるようにしたシステムである。

【0010】

《具体例1》

〈構成〉

図1は、本発明のタスクプログラム制御システムの具体例1を示す構成図であるが、これに先立ち、タスクプログラムの基本的な制御方法について説明する。

【0011】

図2は、本発明の具体例1の全体的な構成図である。

図示の装置は、CPU100、タスクスケジューラ110、メインメモリ120、バス130からなる。CPU100は、タスクスケジューラ110の決定に従い、メインメモリ120に格納されている各種のプログラムを実行するプロセッサであり、本具体例では特定のCPUは想定していない。

タスクスケジューラ110は、図1に示されている回路で構成され、CPU100に対して次に実行させるタスクの番号を生成するための機能を有している。

メインメモリ120は、各種のプログラムやデータを格納し、また、CPU100の作業領域として用いられるメモリであり、プログラムテーブル121、メインルーチン122、各種タスクプログラム123を格納している。プログラムテーブル121、メインルーチン122および各種タスクプログラム123については後述する。

また、バス130は、CPU100、タスクスケジューラ110、メインメモリ120を接続するシステムバスである。

【0012】

先ず、CPU100で実行されるタスクのプログラムの構成と、そのプログラムを起動させるメインルーチン122の構成について説明する。

例えば、ネットワークでなされるプロトコル処理は、物理層以外の下位レイヤの処理においても、次のようなシーケンスとみなして処理が可能である。

図3は、典型的なプロトコルシーケンスの処理例の説明図である。

プロトコルの処理上、各シーケンスの処理内容は単純であるが、他のシーケンスと並列に動作し、通信しながら実行させることによって、複雑な制御が可能である。

図4は、図3のプロトコルの処理を関数で表した説明図である。

図中、proc0～2は、各処理の名札に相当する。また、receive(chanel0,data);は通信路chanel0からデータdataを受けることを示す。send(chanel1,data);は通信路chanel1へデータdataを転送することを示す。return;は状態を開始状態に設定することを示す。

【0013】

ところで、図3に示すシーケンス処理において、通常、そのシーケンスだけに閉じている処理に比べて、受信処理や送信処理はサイクル数がかかる。これは受信や送信の相手のシーケンサが用意できるまで、実行が待たされるためである。この場合、リアルタイムOS上では、別のタスクを実行する制御が取られる。

【0014】

図5は、本発明の具体例1で実行されるタスクプログラムの説明図であり、(a)はフローチャート、(b)は、フローチャートの内容をC言語で記述したものである。

図3のように状態を持ったシーケンス処理は状態に応じた分岐命令と次の状態設定の形に書き換えできる。

ステップS1は、そのタスクの状態を保持する変数である。

ステップS2は、状態変数に応じた分岐命令である。

ステップS3は、状態に応じた処理内容で、構成は、ステップS3-1～ステップS3-4に分かれている。

即ち、ステップS3-1は、状態を表す数値で、ステップS2の分岐命令は、この値によって分岐する。

ステップS3-2は、状態に応じた処理である。

ステップS3-3は、次に実行される時の状態を設定する。

ステップS3-4は、リターン命令で、タスクから抜け出る。このときに、タスクスケジューラ110によって再度実行されるときは“1”を、待ち状態あるいは終了するときは“0”を返す。

【0015】

図5(b)中のコメント(//)は、図5(a)中のステップS**に対応している(* *は任意の数値を表す)。

図5 (b) 中のcase1:にあるget(chan10,data)は、図4のrecieve(chan10,data)に対応する。違いはrecieve(chan10,data)が、dataがchan10に来るまで待つことに対して、get(chan10,data)は、既にchan10にあるデータdataをリードするだけでよく、ウェイトは発生しない。図5 (b) 中の構成では、待つ処理を明示的に示さず、コメントS3-4のreturn(0)によって、処理をメインルーチン122に返すことしている。

【0016】

図6は、タスク呼出しを行うメインルーチン処理の説明図であり、(a)はフローチャート、(b)は(a)の処理をC言語で示した説明図である。

先ず、ステップS11で、特定のアドレスに割り付けられたタスクスケジューラアドレス(図6 (b) のMACRO_SCHEDULER_ADR)をレジスタ(図6 (b) のsp)に設定する。次に、ステップS12で、タスクスケジューラ110から次に実行するタスク番号(図6 (b) のNUM)を取り出す。タスクスケジューラ110は、いつでも次に実行するタスク番号を生成する。

次に、ステップS13で、そのタスク番号のプログラム(図6 (b) におけるfunc[NUM]())を実行する。

そして、ステップS14で、タスクプログラムの実行の返り値をタスク番号に対応した状態(図6 (b) のstate[NUM])に反映させる。

タスクの状態は、次に説明するタスクスケジューラ110内のビットマトリクスに相当する。また、タスク番号は、ビットマトリクスのアドレスに対応している。そして、ステップS12～ステップS14を無限ループで実行する。

【0017】

次に、図1に示されているタスクスケジューラ110の構成について説明する。

図1に示すシステムは、記憶回路であるマトリクス回路1、優先度読出回路である優先度プライオリティエンコーダ(P E)2、デコーダ(DECODE)3、ドライバ(D R)4、順位読出回路であるマルチプレクサ(MUX)5、優先度別順位制御回路6(インバータ(I V)7、AND回路8, 9、プライオリティエンコーダ(P E)10, 11、OR回路12、マルチプレクサ(MUX)1

3、優先度別順位レジスタ14、マルチプレクサ（MUX）15、デコーダ（DEC）16、減算器17）、優先度レジスタ（P R I R）18、順位レジスタ（ODRR）19、タスク実行手段20からなる。

【0018】

マトリクス回路1は8×8ビットマトリクスであり、図面縦方向は優先度、横方向は同優先度での順位を表す。尚、上の方が優先度が高く、また、左の方が同一優先度での順位が高い。本具体例では、8通りの優先度で、各優先度で8通りの順位を持つ。但し、本発明はこのような優先度および順位の数に限定されるものではない。このマトリクス回路1では、各タスク毎に1ビットの状態を持つ。ここで、0は待ち状態または休止状態、1は実行可能状態である。優先度の数が大きく、また、同優先度で順位の高い、実行可能状態にあるビットに割り付けられたタスクがCPU100で実行されるよう構成されている。

【0019】

優先度プライオリティエンコーダ2は、各優先度毎に実行可能状態になっているビットの論理和（OR）を取り、その論理和に対してプライオリティエンコードして、実行可能状態にある最も高い優先度を検出する機能を有している。出力は3ビットで、優先度7の行にビットが立っていた場合出力は111となり、どの優先度のラインにもビットが立っていない場合出力は000となる。

【0020】

デコーダ3は、CPU100からのアクセス要求とアドレスから優先度レジスタ18と順位レジスタ19のデータをデータバスに出力するためのドライブ信号を生成する機能を有している。また、このドライブ信号は優先度別順位レジスタ14の値を更新するのにも使用される。ドライバ4はデータバスへのドライバである。

マルチプレクサ5はマトリクス回路1から優先度プライオリティエンコーダ2が指定した優先度のラインビット（優先度別順位データ）を取り出すためのマルチプレクサである。

【0021】

優先度別順位制御回路6は、マルチプレクサ5で読み出した優先度別順位デー

タのうち、最も高い順位の値を順位レジスタ19に設定すると共に、この順位レジスタ19の値が読み出された場合、そのタイミングで、読み出された値が、次に読み出す場合に最も低い順位となるよう設定する機能を有しており、インバータ7～減算器17から構成されている。

インバータ7は、デコーダ16の出力を反転する回路である。AND回路8は、インバータ7で反転したデコーダ16の出力とマルチプレクサ5の出力との論理積(AND)を取る回路である。また、AND回路9は、デコーダ16の出力とマルチプレクサ5の出力との論理積(AND)を取る回路である。

【0022】

プライオリティエンコーダ10, 11は、それぞれAND回路8, 9の出力をプライオリティエンコードして最も順位の高いビットを求めるためのプライオリティエンコーダである。即ち、プライオリティエンコーダ10は、デコーダ16から出力されるマスク信号に基づくビットのマスク部分で最も順位の高いビットを求めるプライオリティエンコーダであり、プライオリティエンコーダ11は、マスクされていない部分で最も順位の高いビットを求めるプライオリティエンコーダである。

OR回路12は、AND回路9の出力の論理和(OR)を取る回路である。AND回路9の出力に1ビットでも1が立っていた場合は1が出力されることになる。また、マルチプレクサ13は、二つのプライオリティエンコーダ10, 11からの出力を選択するマルチプレクサである。即ち、マスクされていない入力に対するプライオリティエンコーダ出力が常に優先して選択される。

【0023】

優先度別順位レジスタ14は、優先度別にそのレベルでのタスクが待ち状態に切り替わった時にその順位を保持するための回路である。尚、この保持タイミングは上述したようにデコーダ3からのドライブ信号がアサートされた時である。マルチプレクサ15は、優先度プライオリティエンコーダ2出力に応じて優先度別順位レジスタ14からの出力を選択するマルチプレクサである。デコーダ16は、マルチプレクサ15出力を3ビットから8ビットにデコードするためのデコーダである。即ち、デコーダ16は、優先度別順位レジスタ14に保持された順

位に基づくマスク信号を発生する。減算器17は、順位レジスタ19の値を1デクリメントさせる減算器である。

【0024】

優先度レジスタ18は、優先度プライオリティエンコーダ2の出力であるマトリクス回路1の優先度を保持するレジスタである。また、順位レジスタ19は、マルチプレクサ13の出力である優先度別順位の値を保持するレジスタである。

【0025】

タスク実行手段20は、CPU100がメインルーチン122を実行することで実現される機能であり、優先度レジスタ18および順位レジスタ19の値を、次に実行するタスクのアドレスとして読み出し、そのタスクを実行し、実行後はこのタスクが有するタスク自身を継続するか中止するかの値に基づきマトリクス回路1の情報の更新を行うものである。

【0026】

〈動作〉

動作の一例として三つのタスクプログラムの動作する様子を示して、図5のタスクプログラム、図6のメインルーチンおよび図1の動作の説明を行う。

図7は、タスクの初期割付状況の説明図である。

図中、(a)は各タスクのアドレスを示している。図示のように、各タスクのアドレスは、6ビットの数値で表す。最初のbはこれらのアドレスが2値表示であることを示す記号である。また、6ビットの“0”または“1”の中間に設けたアンダースコアは優先度と優先度別順位とを区別できるようにした表示で、実質的な意味はない。

【0027】

図中、(b)はマトリクス回路1におけるビット状態を示している。例えば、task0はアドレスとしてb110_101を持ち、8×8ビットマトリクス上では6行5列目に相当する場所に1が立っている。同じくtask1はアドレスとしてb011_110を持ち、8×8ビットマトリクス上では3行6列目に相当する場所に1が立っている。また、task2はアドレスとしてb011_011を持ち、8×8ビットマトリクス上では3行3列目に相当する場所に1が立っている。これらの設定は、図6(b)

) に示すメインルーチンプログラムが実行される前の初期設定で設定される。尚、マトリクス回路1において、b000-000は予約されている。

【0028】

図8は、各タスクプログラムの説明図であり、(a) がtask0、(b) がtask1、(c) がtask2のプログラムを示している。

尚、各タスクプログラムの制御構造は図5 (b) と同様である。

【0029】

以降、タスクスケジューラ110と三つのタスクプログラムがどのように動作するかを説明する。尚、ハードウェアとソフトウェアの説明を区別するため、ハードウェアの手順にはステップ**_Hで、ソフトウェアの手順にはステップ**_Sを表記するものとする (**は任意の数値を表す)。

【0030】

[ステップ1_H]

マトリクス回路1から優先度プライオリティエンコーダ2は、データを取出す。図7に示した通り、1が立っている最大のラインは6行なので6 (=b110) を出力する。

[ステップ2_H]

マルチプレクサ5より、優先度プライオリティエンコーダ2出力に従って6行目のビット列がマトリクス回路1より選択される。

[ステップ3_H]

優先度別順位レジスタ14からマルチプレクサ15によって6行目の優先度順位を取り出す。通常、初期状態ではこれらの優先度順位はb111である。尚、b111は、十進法の7を示し、本具体例では最も優先度が高いことを表している。

【0031】

[ステップ4_H]

デコーダ16でb111 (=7) に相当するパターンを8ビットのb11111111にデコードする。尚、デコードは、例えば、b000 (=0) はb00000001に、b001 (=1) は、b00000011のように行うものとする。

[ステップ5_H]

このデコードされたデータは、AND回路8とAND回路9でマルチプレクサ5から出力されたデータとAND論理が取られる。AND回路8ではインバータ7によって反転されたデータとAND論理が取られることになる。即ち、AND回路8では全てのビットがマスクされたデータ (b00000000) とマルチプレクサ5のデータとのAND論理が取られ、AND回路9では全てのビットがマスクされていないデータ (b11111111) とマルチプレクサ5のデータとのAND論理が取られる。その結果、AND回路8の出力はb00000000、AND回路9の出力はb00100000となる。

【0032】

[ステップ6_H]

プライオリティエンコーダ10, 11の出力は、AND回路8, 9の出力を通して、b000とb101である。また、OR回路12でAND回路9の出力においていずれかのビットが1であることが判明する。

[ステップ7_H]

マルチプレクサ13でOR回路12の値に従って、プライオリティエンコーダ10, 11のいずれかの出力を選択する。OR回路12の出力が1であるため、プライオリティエンコーダ11の出力が選択され、その出力はb101である。

[ステップ8_H]

以上の結果により、優先度レジスタ18と順位レジスタ19は、それぞれb110とb101が入る。これは、task0のアドレス値が上位と下位に分かれて入っていることに相当する。

【0033】

[ステップ9_S]

初期設定が終了して、図6 (b) の (S11) で、CPU100は図示しないレジスタにタスクスケジューラアドレスを設定する。そして無限ループに入り、(S12) でタスクスケジューラ110から上記ステップ8_Hで得られたデータを取り出す。

【0034】

[ステップ10_H]

デコーダ3で、ステップ9_Sのリードアクセスをデコードして、ドライバ4を介してデータバス上に優先度レジスタ18と順位レジスタ19の値を出力する。

[ステップ11_H]

デコーダ3からのドライブ信号は、優先度別順位レジスタ14の設定信号にもなっているので、順位レジスタ19の値から1減少したデータb100が優先度レジスタ18の相当するレベル、ここでは優先度6に対応するレジスタL6に設定される。

【0035】

[ステップ12_S]

図6 (b) のメインルーチンでリードしてきたデータは変数NUMに設定される。そして、このNUMに対応する配列の関数を実行する (図6 (b) における (S13) および図6 (a) におけるステップS13)。

【0036】

図9は、メインメモリ120上でのプログラムテーブル121の割付状態を示す説明図である。

図示のように、メモリ上にプログラムテーブルとして配列funcが割り付けられ、task0, task1, task2の番号に相当するアドレスに、task0, task1, task2の実行開始アドレスが割り付けられている。従って、図6 (b) の (S13) において、task0番地に分岐し、実行することに相当する。

【0037】

[ステップ13_S]

図8 (a) のtask0が実行され、状態変数sta0の値が初期値で0であることにより、case0に対応する命令が実行される (図8中の//13_S) この部分で状態変数1に更新する (sta0=1)。更に0が返される (return(0))。

[ステップ14_S]

図6 (b) で、リターン値は配列stateのNUM番地に相当するところに0が書き込まれる。配列stateはマトリクス回路1の8×8ビットマトリクスの行と列に相当する。よって、マトリクス回路1でのNUM (=b110_101) に対応するビット

が0にクリアされる。

【ステップ15_H】

マトリクス回路1の6行5列がクリアされたので、1が立っているのは3行の2ビットだけである。従って、優先度プライオリティエンコーダ2の出力は3となる。よって、マルチプレクサ5は3行目のビット列を取り出す。また、優先度別順位レジスタ14の初期値はいずれもb111 (=7) なので、上記のステップ4_H～ステップ8_Hと同様にして、優先度レジスタ18と順位レジスタ19には、task1のアドレスであるb011とb110がそれぞれ入る。

【0038】

【ステップ16_S】

メインルーチンの無限ループによって、再度、タスクスケジューラ110から次に実行すべき番号を取り出す（図6（a）、（b）のステップS12および//（S12））。

【ステップ17_H】

タスクスケジューラ110からのリードと共に、優先度別順位レジスタ14の優先度3に対応するレジスタには順位レジスタ19の値から1減少させた値101が入る。データバスにはb011110が出力される。

【ステップ18_S】

図6（b）において、NUMにはb011110が設定され、関数の配列funcからアドレスb011110に相当するtask1を実行する（図6（a）、（b）のステップS13および//（S13））。

【ステップ19_S】

図8の（b）に示すtask1が実行され、状態変数sta1の値が初期値で0であることにより、case0に対応する命令が実行される（図8の//19_S）。この部分で状態変数を1に更新する（sta=1）。更に1が返される（return(1)）。

【ステップ20_S】

図6（b）において、リターン値は配列stateのNUM番地に相当するところに1が書き込まれる。配列stateはマトリクス回路1の行と列に相当する。よって、マトリクス回路1でのNUM (=b011_101)に対応するビットが1に再設定される

【0039】

[ステップ21_H]

マトリクス回路1の6行5列がクリアされたので、1が立っているのは3行の2ビットだけである。従って、優先度プライオリティエンコーダ2の出力は3となる。よって、マルチプレクサ5は3行目のビット列を取り出す。また、優先度別順位レジスタ14の優先度3に相当するレジスタは101に更新されているので、デコーダ16にはb00111111が出力される。

【0040】

[ステップ22_H]

AND回路8, 9でそれぞれデコーダ16出力b00111111とマルチプレクサ5出力01001000の論理積を取ると、それぞれb01000000とb00001000が出力される。OR回路12の出力が1となることにより、AND回路9の出力を入力とするプライオリティエンコーダ11の出力が選択され、順位レジスタ19にはb011が入る。

このような構成で、一度実行されたタスクは次に実行される場合、同優先度内では最後に実行されるようになる。即ち、6ビット目の順位のタスクが実行された後は、優先度別順位レジスタ14の値がb101(=5)となり、6, 7ビット目のデータがマスクされるマスク信号がデコーダ16から出力される。その結果、プライオリティエンコーダ10の値はb110であり、プライオリティエンコーダ11の値はb011であるが、AND回路9の出力に“1”が立っているため、プライオリティエンコーダ11の出力が選択されることになる。

【0041】

[ステップ23_S]

メインルーチンの無限ループによって、再度、タスクスケジューラ110から次に実行すべき番号を取り出す(図6(a), (b)におけるステップS12および// (S12))。

[ステップ24_H]

タスクスケジューラ110からのリードと共に、優先度別順位レジスタ14の

優先度3に対応するレジスタには順位レジスタ19の値から1減少させた値010が入る。データバスにはb011011が出力される。

[ステップ25_S]

図6 (b)において、NUMにはb011011が設定され、関数の配列funcからアドレスb011011に相当するtask2を実行する(図6 (a)、(b)におけるステップS13および// (S13))。

[ステップ26_S]

図8の(c)に示すtask2が実行され、状態変数sta2の値が初期値で0であることにより、case0に対応する命令が実行される。“state[task0_id]”のtask0_idはtask0のアドレスb110101に相当し、1を書き込むということは、マトリクス回路1のb110 (=6) 行、b101 (=5) 列に1を書き込むことに相当する。

図8の(c)中の//26_Sの部分で状態変数1に更新する(sta2=1)。更に1が返される(return(1))。

【004.2】

[ステップ27_S]

図6 (b)において、リターン値は配列stateのNUM番地に相当するところに1が書き込まれる。配列stateはマトリクス回路1の行と列に相当する。よって、マトリクス回路1でのNUM (=b011_011)に対応するビットが1に再設定される。

[ステップ28_H]

マトリクス回路1の6行目に1が立ったため、優先度プライオリティエンコーダ2はデータを取り出し、図7に示した通り、1が立っている最大のラインは6行なので6を出力する。これ以降は、上述したステップ4_H～ステップ8_Hと同じ処理をたどる。

【004.3】

[ステップ29_S]

図6の(b)のメインルーチンに示す無限ループによって、再度タスクスケジューラ110から次に実行すべき番号を取り出す(図6 (a)、(b)におけるステップS1.2および// (S1.2))。NUMにはb110101が設定され、関数の配

列funcからアドレスb110101に相当するtask0を実行する（図6（a）、（b）におけるステップS13および//（S13））。

【ステップ30_S】

図8の（a）の状態変数sta0は1なので、case1以下の命令が実行される。状態変数sta0は0に設定し、return(0)で0を返す。

【ステップ31_H】

マトリクス回路1の6行5列がクリアされたので、1が立っているのは3行の2ビットだけである。従って優先度プライオリティエンコーダ2の出力は3となる。よって、マルチプレクサ5は3行目のビット列を取り出す。また、優先度別順位レジスタ14の優先度3のレジスタ値はb010（=2）なので、今度は、AND回路8、9の出力は、それぞれ、b10010000とb00000000となる。従って、OR回路12の出力は0となり、マルチプレクサ13の出力はプライオリティエンコーダ10の出力b110で、これはtask1のアドレスの下位ビットである。よって、task1が実行されることになる。

【ステップ32_S】

以降、task1が起動し、続いてtask2が起動する。

【0044】

図10は、このようなタスクの実行順序を示す説明図である。

このように、マトリクス回路1の優先度のビット指定に従ってタスクが交互に実行される。また、スケジュール部分をハードウェアで、実行起動部分をソフトウェアでやっているので、どのようなCPU100でも適用が可能である。

【0045】

〈効果〉

以上のように、具体例1によれば、マトリクス回路1や優先度別順位制御回路6等からなるタスクスケジューラ110で、次に実行するタスクを決定し、かつ、各タスクは、自身を継続するか中止するかの情報を持ち、タスクを実行した場合は、この情報に基づいてマトリクス回路1の状態を更新するようにしたので、タスク切替えを高速に行うことができる。例えば、本具体例で示したC言語のプログラムおよび各タスクの状態名札への分岐部分はアセンブラプログラムでそれ

それ5命令程度である。よって、実行中のタスクプログラムから次に優先順位の高いタスクプログラムへはデータアクセス、分岐命令によるロスを考慮しても20サイクル以内で可能となる。汎用プロセッサにおいて、コンテキストスイッチが最低でも100サイクル程度必要とされることを考えると、極めて高速な処理方法である。

また、本具体例ではCPU100の構造に対して限定がなく、どのようなCPUあるいはDSPでも適用可能である。

【0046】

《具体例2》

〈構成〉

図11は、具体例2の全体構成図である。

上述した具体例1ではCPU100が一つの場合であったのに対し、具体例2では複数のCPU100(100-1、100-2)が同じバス130上に接続されている場合である。この場合のタスクスケジューラ110aの構成は次のようにになっている。

【0047】

図12は、具体例2におけるタスクスケジューラ110aの要部構成図である

基本的な構成は具体例1と同様であるが、タスクスケジューラ110aをリードする、即ち、優先度レジスタ18、順位レジスタ19(図12ではこれらの図示は省略している)を読む制御信号によって、そのアドレスデータに基づいてクリアするようになっている。他の各構成は図1に示した構成と同様であるため、ここでの説明は省略する。

【0048】

〈動作〉

具体例1のタスクの例を用いて説明する。

先ず、CPU100-1がバス権を取得してタスクスケジューラ110aにアクセスすると、具体例1と同様にtask0のアドレス値が得られる。CPU100-1はそのままtask0を実行する。ここで、具体例2では、優先度レジスタ18

および順位レジスタ19の値を読み出すと同時にtask0のアドレス値に対応するビットがクリアされる。

次に、CPU100-1がtask0を実行中、CPU100-2がタスクスケジューラ110aにアクセスしたとすると、task0のビットはクリアされているので、task1のアドレス値が読み出され、task1が実行される。

【0049】

このように、最も優先度が高いタスクに対応したタスクアドレスを読み出す度に、マトリクス回路1上のそのタスクアドレスに対応するビットをクリアすることで、複数のCPU100が同一のタスクを実行するということがなくなり、複数のCPU100であっても、優先順位別に別々のタスクを実行することができる。

【0050】

〈効果〉

以上のように具体例2によれば、任意のタスクのアドレスが読み出された場合は、マトリクス回路1におけるそのタスクのアドレス値をクリアするようにしたので、複数のCPUが存在した場合でも、重複することなくタスクを実行することができる。

【0051】

〈具体例3〉

複数のタスクにおいて、優先度の高いタスクが多く割り付けられている場合、優先度の低いタスクが全く実行されなくなるといった事態が生じる。これは一般的のリアルタイムOS上でも発生している。これを解決するため、具体例3では、低い優先度のタスクでも周期が低い形で実行できるようにしている。

【0052】

〈構成〉

図13は、具体例3におけるタスクスケジューラの要部構成図である。

図では、具体例1と異なっている部分を示しており、マトリクス回路1および優先度プライオリティエンコーダ2は具体例1と同様である。具体例3では、更に、カウンタ(COUNTER)21、マスク回路(MSK)22、特定優先度

読出回路23（AND回路24、プライオリティエンコーダ25、OR回路26、マルチプレクサ27）が追加されている。他の各構成は具体例1と同様であるため、その図示および説明は省略する。

【0053】

カウンタ21はリードアクセスによってカウントアップするカウンタである。また、OR回路25の出力が“1”となってリードアクセスが行われると“0”にクリアされる。この例では、図面の上から下に向かってカウンタ値が増えるものとする。マスク回路22は、カウンタ21の出力のうち、あるビットの範囲だけマスクするマスク回路である。即ち、特定の優先度に対応した所定値を有し、カウンタ21の値が所定値を超えた場合にそのカウント値を出力するよう構成されている。つまり、優先度が高いものは比較的実行する可能性が高いので、それをマスクして、優先度の低いものが実行できるようにさせるための回路である。特定優先度読出回路23は、マスク回路22からカウント値が出力された場合は、マトリクス回路1より特定の優先度のうち最も優先度の高いタスクの優先度を読み出す機能を有しており、AND回路24～マルチプレクサ27で構成されている。

【0054】

AND回路24は、マトリクス回路1の優先度出力とマスク回路22出力とのAND演算を行うAND回路である。プライオリティエンコーダ25は、AND回路24の出力のうち最も優先度の高い優先度を取り出すものであり、優先度プライオリティエンコーダ2と同様3ビットの信号をOR回路26およびマルチプレクサ27に出力する。OR回路26は、プライオリティエンコーダ25出力に、1であるビットがあるかどうかを判定し、あった場合は“1”を出力するOR回路である。また、OR回路26の出力はカウンタ21のクリアイネーブルに接続されている。マルチプレクサ27は優先度プライオリティエンコーダ2またはプライオリティエンコーダ25のいずれかの出力を選択するセレクタであり、OR回路26の出力が1であった場合にプライオリティエンコーダ25の出力を選択するよう構成されている。

尚、図示省略しているが、具体例3のマルチプレクサ5は、マルチプレクサ2

7の出力が与えられ、この出力に基づいて優先度別順位を読み出すよう構成されている。

【0055】

〈動作〉

図14は、動作の一例を示すための説明図である。

マトリクス回路1には図示のようにビットが割り当てられているとする。このうち、6行目に割り当てられているタスクばかり実行していて、2行目に割り当てられたタスクは実行がされたことがないとする。

【0056】

このような状態で、優先度プライオリティエンコーダ2の出力は6である。ここで、カウンタ21の値がb00100000になったとする（図では、上位がマトリクス回路1のビットマトリクスの0行目、下位が7行目に対応する）。また、マスク回路22では、上位3ビットのみ1とし、それ以外の下位は0にマスクされるよう設定されているとする。よって、マスク回路22の出力はb00100000となる。

AND回路24は、マトリクス回路1のビット出力b10110010とマスク回路22出力b00100000とをAND演算し、b00100000を出力する。その結果、プライオリティエンコーダ25はb010 (=2) を出力する。これにより、OR回路26の出力が1となり、マルチプレクサ27はプライオリティエンコーダ25の出力b010を選択して出力する。

【0057】

即ち、カウンタ21が64回リードアクセスになったときには、優先的に優先度2のタスクが起動されることになる。また、OR回路26の出力により次のタスクのリード時にはカウンタ21がクリアされる。

また、上記例では、優先度2のタスクを優先的に起動する場合について説明したが、これ以外の優先度でもマスク回路22のマスクビットの設定によって任意の優先度のタスクを起動させることができる。

【0058】

〈効果〉

以上のように、具体例3によれば、リードアクセスの値をカウントするカウンタ21と、このカウンタ21出力を、特定の優先度に対応した値でマスクするマスク回路22と、特定の優先度に対応したカウント値になった場合は、マトリクス回路1から、その優先度以下で最も優先度の高い優先度を読み出す特定優先度読み出回路23を設けたので、具体例1の効果に加えて、優先度の低いところに割り付けられたタスクでも周期的に選択されるので、優先度の低いタスクでも起動させることができるという効果がある。

【0059】

《具体例4》

具体例4では、同じデータ構成であるが異なったデータに対して同じ処理を行う場合に効果が上がるようとしたものである。例えば、このような例としてはATMセルデータの処理がある。本具体例は主としてソフトウェア構成にかかるものである。

【0060】

〈構成〉

図15は、具体例4の全体構成図である。

図の装置は、具体例1、2と比べてメインメモリ120内の構成が異なっている。メインメモリ120内には、プログラムテーブル121に加えてデータテーブル124が設けられ、かつ、メインルーチン122aと各種タスクプログラム123を有している。

【0061】

図16は、プログラムテーブル121とデータテーブル124の構成説明図である。

具体例1の説明でも示した通り、タスクスケジューラ110は次に実行するタスク番号をCPU100に渡し、CPU100はメインメモリ120上のプログラムテーブル121から分岐するプログラム先頭アドレスをアクセスして、そのアドレスに分岐することにより該当するタスクを実行していた。

これと同じく、次に実行するタスク番号からデータテーブル124をアクセスしてやり、そのデータに対して処理する構成をとる。図16の(a)に示したプ

ログラムテーブル121では、タスクスケジューラ110が取る得るタスク番号に対応したアドレスにそのプログラム先頭アドレスが設定されている。また、(b)に示したデータテーブル124では、同様のアドレス割付でデータがテーブルに設定されている。

【0062】

これにより、タスク実行手段20の機能を実現するメインルーチン122aでは、マトリクス回路1より特定のタスク番号を読み出した場合、プログラムテーブル121とデータテーブル124のアドレスに基づき、そのプログラムを実行し、かつ、データにアクセスするよう構成されている。他の各構成は具体例1と同様であるため、ここでの説明は省略する。

【0063】

〈動作〉

図17は、具体例4で実行されるタスクプログラムの構造を示す説明図であり、(a)はそのフローチャート、(b)は、フローチャートの内容をC言語で記述したものである。

図17に示す具体例4のタスクプログラムと、図5で示した具体例1のタスクプログラムとの違いは、具体例4のタスクプログラムでは、状態変数の宣言(図5におけるステップS1)がないことである。これは、状態変数が関数の引数として渡されるデータの一要素となっているためである。

また、図17(b)のプログラム例と図5(b)のプログラム例との違いは、関数の引数としてデータテーブル124のアドレス値(struct xxx*a)が渡されることと、状態変数がデータ構造体の一要素(a.state)として持つことである。尚、“struct xxx*a”はxxxという構造体を持つ変数aのアドレス値を表している。状態変数の更新は、データ構造体の一要素の更新が(a.state =)で示されている。

【0064】

図18は、タスク呼出しを行うメインルーチン処理の説明図であり、(a)はそのフローチャート、(b)はその処理をC言語で示した説明図である。

図18(a)と図6(a)との違いは、ステップS13aのタスク番号に対応

したデータの取り出し処理、即ち、データテーブル124からタスク番号に対応したデータアドレスの取り出しが入るだけである。他のステップS11a、S12a、S14a、S15aは、図6(a)におけるステップS11、S12、S14と同様の処理である。

また、図18(b)のプログラム例と、図6(b)のプログラム例の違いは、配列関数funcの引数に*data[NUM]が入っているだけである。これは、データテーブル124の配列data[]からタスク番号NUMのデータアドレスを取り出すことに相当する。

以上、このようなタスク番号に対して、プログラムテーブル121とデータテーブル124とを分けてやれば、異なったタスク番号において、同じプログラムで異なったデータに対する処理が可能となる。

【0065】

図19は、このような処理を行う場合のプログラムテーブル121とデータテーブル124の一例を示す説明図である。

図示のように、異なったタスク番号(b111100とb111010)において、同じプログラム(func1)で異なったデータ(data0,data1)に対する処理を行うことが可能となる。

【0066】

〈効果〉

以上のように、具体例4によれば、任意のタスク番号に対応したプログラムアドレスとデータアドレスとを示すプログラムテーブル121とデータテーブル124とを設け、マトリクス回路1から特定のタスク番号を読み出した場合は、これらテーブルに示すアドレスに基づきタスクプログラムを実行し、かつ、データアクセスを行うようにしたので、例えば、同じデータ構成であるが異なったデータに対して同じ処理を行うような場合、データ個々にプログラムを設定する必要がなく、プログラムサイズが小さくて済む。これは、特にオブジェクト指向プログラムのようにデータとプログラムが一つの構造となったものに対して有効である。

【図面の簡単な説明】

【図1】

本発明のタスクプログラム制御システムの具体例1を示す構成図である。

【図2】

本発明の具体例1の全体的な構成図である。

【図3】

典型的なプロトコルシーケンスの処理例の説明図である。

【図4】

図3のプロトコルの処理を関数で表した説明図である。

【図5】

本発明の具体例1で実行されるタスクプログラムの説明図である。

【図6】

タスク呼出しを行うメインルーチン処理の説明図である。

【図7】

タスクの初期割付状況の説明図である。

【図8】

各タスクプログラムの説明図である。

【図9】

メインメモリ上でのプログラムテーブルの割付状態を示す説明図である。

【図10】

タスクの実行順序を示す説明図である。

【図11】

具体例2の全体構成図である。

【図12】

具体例2におけるタスクスケジューラの要部構成図である。

【図13】

具体例3におけるタスクスケジューラの要部構成図である。

【図14】

具体例3の動作の一例を示すための説明図である。

【図15】

具体例4の全体構成図である。

【図16】

具体例4におけるプログラムテーブルとデータテーブルの構成説明図である。

【図17】

具体例4で実行されるタスクプログラムの構造を示す説明図である。

【図18】

タスク呼出しを行うメインルーチン処理の説明図である。

【図19】

具体例4におけるプログラムテーブルとデータテーブルの一例を示す説明図である。


【符号の説明】

- 1 マトリクス回路（記憶回路）
- 2 優先度プライオリティエンコーダ（優先度読出回路）
- 5 マルチプレクサ（順位読出回路）
- 6 優先度別順位制御回路
- 18 優先度レジスタ
- 19 順位レジスタ
- 20 タスク実行手段
- 21 カウンタ
- 22 マスク回路
- 23 特定優先度読出回路
- 100、100-1、100-2 CPU
- 110、110a タスクスケジューラ
- 120 メインメモリ
- 121 プログラムテーブル
- 122、122a メインルーチン
- 123 各種タスクプログラム
- 124 データテーブル


特2000-270925

【書類名】図面

【図1】




【図2】



具体例1の全体構成図

【図3】




典型的なプロトコルシーケンスの処理例の説明図

【図4】

```
func()
{
    proc0:
        処理内容0;
    receive(channel0, data);
    proc1:
        処理内容1;
    send(channel0, data);
    proc2:
        処理内容2;
    return;
}
```

関数表示例の説明図

【図5】



(a)


```

static int state; // S1
func()
{
    switch(state&0x3) { // S2
    //S3
    case0: //S3-1
        处理内容0; // S3-2
        state=1; // S3-3
        return(0); // S3-4
    case1:
        get(channel0,data);
        处理内容1;
        send(channel0, data);
        state=2;
        return(0);
    case2:
        处理内容2;
        state=0;
        return(0);
    defaults:
        state=0;
        return(0);
    }
}
  
```

(b)

具体例1で実行されるタスクプログラムの説明図

【図6】



(a)

```

int *sp;
sp= TASK_SCHEDULER_ADR; // S11

while(1) {
    NUM= *sp; // S12
    state[NUM]=func[NUM](); // S13&S14
}

```

(b)

メインルーチン処理の説明図

【図7】

task0 b110_101
 task1 b011_110
 task2 b011_011

(a)各タスクのアドレス

	7	6	5	4	3	2	1	0
7	0	0	0	0	0	0	0	0
6	0	0	1	0	0	0	0	0
5	0	0	0	0	0	0	0	0
4	0	0	0	0	0	0	0	0
3	0	1	0	0	1	0	0	0
2	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0	0

(b) 8×8ビットマトリクス状況

タスクの初期割付状況の説明図

【図8】

```

static int sta0;
int task0()
{
    switch(sta0&0x1) {
    case0: //13_S
        sta0=1;
        return(0);
    case1: //30_S
        sta0=0;
        return(0);
    }
}

static int sta1;
int task1()
{
    switch(sta1&0x1) {
    case0: //19_S
        sta1=1;
        return(1);
    case1:
        sta1=0;
        return(0);
    }
}

static int sta2;
int task2()
{
    switch(sta2&0x1) {
    case0: //26_S
        state(task0_id)=1;
        sta2=1;
        return(1);
    case1:
        sta2=0;
        return(0);
    }
}

```


(a)task0の内容

(b)task1の内容

(c)task2の内容

各タスクプログラムの説明図

【図9】




メモリ上でのプログラムテーブル割付状態の説明図

【図10】




タスクの実行順序の説明図

【図11】




具体例2の全体構成図

【図12】




具体例2のタスクスケジューラの要部構成図

【図13】




具体例3のタスクスケジューラの要部構成図

【図14】




具体例3の動作の一例の説明図

【図15】




具体例4の全体構成図

【図16】



具体例4のプログラムテーブルとデータテーブルの説明図

【図17】



(a)


```

int. func(struct xxx*a)
{
    switch(a.state&0x3) { // S1a
    //S2a
    case0: //S2a-1
        处理内容0; // S2a-2
        state=1; // S2a-3
        return(0); // S2a-4
    case1:
        get(chanel0,data);
        处理内容1;
        send(chanel0, data);
        a.state=2;
        return(0);
    case2:
        处理内容2;
        a.state=0;
        return(0);
    defaults:
        a.state=0;
        return(0);
    }
}
  
```

(b)

具体例4で実行されるタスクプログラムの説明図

【図18】



(a)

```

int *sp;
int *data[];
sp= TASK_SCHEDULER_ADR; // S11a


while(1) {
    NUM= *sp;           // S12a
    state[NUM]=func[NUM](data[NUM]); // S14a&15a&S13a
}

```

(b)

具体例4のメインルーチン処理の説明図

【図19】



具体例4のプログラムテーブルとデータテーブルの一例の説明図

【書類名】 要約書

【要約】

【課題】 複数のタスクの切替えを高速に行う。

【解決手段】 マトリクス回路1には複数のタスクの優先度と優先度別順位の情報が記憶されている。優先度プライオリティエンコーダ2は、マトリクス回路1から最も優先度の高い値を取り出す。この値は優先度レジスタ18に保持される。優先度別順位制御回路6は、優先度別順位のうち最も順位の高い値を順位レジスタ19に設定し、かつ、この値が次に読み出す場合は最も低い順位となるよう設定する。タスク実行手段20は、次に実行するタスクのアドレスを優先度レジスタ18および順位レジスタ19から読み出し、そのタスクを実行し、実行後は、タスクの状態に基づきマトリクス回路1の情報を更新する。

【選択図】 図1

認定・付加情報

特許出願の番号	特願2000-270925
受付番号	50001141493
書類名	特許願
担当官	第七担当上席 0096
作成日	平成12年 9月 8日

＜認定情報・付加情報＞

【提出日】 平成12年 9月 7日

次頁無

出願人履歴情報

識別番号 [000000295]

1. 変更年月日 1990年 8月22日

[変更理由] 新規登録

住 所 東京都港区虎ノ門1丁目7番12号
氏 名 沖電気工業株式会社